SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Publication number: JP11220116 (A)

Publication date: 1999-08-10

Also published as:

DJP3955986 (B2)

Inventor(s): ISHIDA TOMOHISA
Applicant(s): NIPPON KOGAKU KK

Classification:


- international: H01L27/146; H01L21/027; H01L27/146; H01L21/02; (IPC1-7): H01L27/146; H01L21/027

- European:

Application number: JP19980032296 19980130 Priority number(s): JP19980032296 19980130

Abstract of JP 11220116 (A)

PROBLEM TO BE SOLVED: To provide a semiconductor device, which has a chip size larger than the exposure area of a reduction stepper and is capable of suppressing the effects of the seam of a composited image, even when the semiconductor device is manufactured by an image compositing method, and a method for manufacturing the semiconductor device.: SOLUTION: A manufacturing method by which a semiconductor device having a lightreceiving section composed of region formed on a substrate and having a periodic structure and a peripheral circuit section composed of regions other than the light-receiving section is characterized in that the method contains a process for exposing the semiconductor substrate by the use of a first photomask having pattern data 35a of the entire light-receiving section and another process for exposing the semiconductor substrate by the use of a second photomask provided with pattern data 37a and 39a which correspond to at least a part of the peripheral circuit section. Consequently, the effects of the seam of a composited image can be suppressed.



Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特選平11-220116

(43)公開日 平成11年(1999)8月10日

(51) Int.CL⁶ 織別記号

HO1L 27/146 21/027

FΙ H01L 27/14

21/30 514C

審査請求 未請求 請求項の数6 FD (全 8 頁)

(21)出陶番号 特期平10-32296

(22) 出順日 平成10年(1998) 1 月30日 (71)出版人 000004112 株式会社ニコン

東京都千代田区丸の内3 丁目2番3号

(72)発明者 石田 知久

東京都千代田区丸の内3 丁目2番3号株式 会社ニコン内


(74)代理人 介理士 波部 温

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 総小投影型電光装置の電光エリアより大きい チップサイズの半導体装置を画面合成法を用いて製造し た場合でも、画面合成の繋ぎ目の影響を抑制できる半導 体装置及びその製造方法を提供する。

【解決手段】 本発明は、半導体基板上に形成された周 期的構造をなす領域である受光部とそれ以外の領域であ る周辺回路部とを有する半導体装置を製造する製造方法 であって、該受光部全体のパターンデータ35aを備え た第1のフォトマスクにより該半導体基板を露光する工 程と、該周辺回路部の少なくとも一部に相当するパター ンデータ37a、39aを備えた第2のフォトマスクに より該半導体基板を露光する工程と、を具備することを 特徴とする、従って、画面合成の繋ぎ目の影響を抑制で きる。



【特許請求の範囲】

【請求項1】 半導体基板上に形成された周期的構造を なす領域とそれ以外の領域とを有する半導体装置であっ て;該周期的構造をなす領域全体が第1のフォトマスク の露光により形成され、該周期的構造をなす領域以外の 領域が第2のフォトマスクの露光により形成されている ことを特徴とする半導体装置。

【請求項2】 半導休基板上に形成された周期的構造を なす領域とそれ以外の領域とを有する半導体装置を製造 する製造方法であって:該周期的構造をなす領域全体の バターンデータを備えた第1のフォトマスクにより該半 導体基板を露光する工程と、

該周期的構造をなす領域以外の領域の少なくとも一部に 相当するパターンデータを備えた第2のフォトマスクに より該半導体基板を露光する工程と、

を具備することを特徴とする半導体装置の製造方法。

【請求項3】 半導体基板上に形成された複数の層から なり、該層が、単位構造を繰り返す周期的構造をなす領 域とそれ以外の領域とからなる半導体装置であって、隣 接する該単位構造の境界で切られるパターンを有する層 における該周期的構造をなす領域全体が第1のフォトマ スクの露光により形成され、該周期的構造をなす領域以 外の領域の少なくとも一部が第2のフォトマスクの露光 により形成されていることを特徴とする半導体装置。

【請求項4】 上記隣接する該単位構造の境界で切られ るパターンを有しない層における領域であって該境界で 分割した該周期的構造をなす領域の一方側の領域が第3 のフォトマスクの露光により形成され、該分割した該周 期的構造をなす領域の他方側の領域が第4のフォトマス クの露光により形成されていることを特徴とする請求項 3記載の半導体装置。

【請求項5】 半導体基板上に形成された複数の層から なり、該層が、単位構造を繰り返す周期的構造をなす領 域とそれ以外の領域とからなる半導体装置を製造する製 造方法であって: 隣接する該単位構造の境界で切られる パターンを有する層における該周期的構造をなす領域全 体のパターンデータを備えた第1のフォトマスクにより 該半導体基板を露光する工程と、

該層期的構造をなす領域以外の領域の少なくとも一部に 相当するパターンデータを備えた第2のフォトマスクに

より該半導体基板を露光する工程と、

を具備することを特徴とする半導体装置の製造方法。 【請求項6】 上記隣接する該単位構造の境界で切られ るパターンを有しない層におけるパターンデータであっ て該境界で分割した該周期的構造をなす領域の一方に相 当するパターンデータを備えた第3のフォトマスクによ り該半導体基板を露光する工程と、該分割した該周期的 構造をなす領域の他方に相当するパターンデータを備え た第4のフォトマスクにより該半導体基板を露光する工 程と、をさらに含むことを特徴とする請求項5記載の半 導体装置の製造方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ の製造方法に係わり、特に、複数のレチクルを用いて画 面合成により作製される周期的構造をなすアナログ変換 回路を含む大面積の半導体装置及びその製造方法に関す 3.

[0002]

【従来の技術】周期的構造をなすアナログ変換回路を含 む代表的な半導体装置としては固体摄像素子が知られて いる。固体操像素子は受光部を有しており、その受光部 は単位画素が周期的に配列された構造になっている。そ の単位画素に入射した光は信号電荷に変換され、アナロ グ電気信号として単位画素から固体損像素子内部の出力 回路部へ読み出される。

【0003】固体撮像素子の解像度を向上するには、よ り多くの画素を受光部内に配置するために画素サイズを 縮小することが考えられる。しかし、感度あるいは光学 系からの制約により画素サイズの縮小には限界があり、 解像度面上には固体楊俤孝子の受光部を大面積化するこ とが重要な条件であることが明らかになってきた。これ については、例えば1997年映像情報メディア学会年 次大会講演予稿集の385頁~388頁に掲載された

「超高精細映像入力デバイスの現状と動向」及び同子稿 集の389頁~392頁に掲載された「超高精細映像入 力システム」で指摘されている。

【0004】図5は、大面積の固体摄像素子のチップ構 造を示す平面図である。この固体損像素子30は受光部 1を有し、この受光部1の周囲には周辺回路部2が形成 されている。

【0005】図6は、図5に示す固体操像素子の製造方 法(従来の半導体装置の製造方法)を説明する平面図で ある。この固体提像素子30のチップサイズは縮小投影 型雲光装置の雲光エリアより大きい。従って、この間体 摄像素子30を作製する際、画面合成法が用いられる。 この画面合成法は次のようなものである。つまり、露光 エリアより小さいサイズでチップを分割し、各々の領域 に形成するパターンに対してフォトマスクを作製する。 そして、該フォトマスクにより各々の領域のパターンデ ータを露光し、その露光エリアを合成することにより1 つのチップのパターンを形成する。

【0006】具体的には、図6に示すように、固体撮像 素子30においてほぼ中央の繋ぎ部分31で左右に2分 割し、左側の領域301に対応するフォトマスクと右側 の領域30Rに対応するフォトマスクとを用意する。次 に、それぞれのフォトマスクによりチップ30の左右の 領域30L、30Rそれぞれにパターンデータを露光 し、1つの固体撮像素子30のパターンとして合成して いる。この方法で作製される固体損像素子の画面合成の 繋ぎ部分31における具体的な手法に関しては、例えば 特開平9-190962に開示されている。 【0007】

【発明が解決しようとする課題】上述した左右2つの顔 成301に、30Rを両面合成して1つの固体機能素子3 0を作製する画面合成法において、繋ぎ部か31でパタ ーンのずれが生じないなかには編刊技勢型第光景温のア ライメント積度が一つのボイントとなる。しかし、現状 の縮小投影型第光景温のアライメント精度は固体機能素 子のデザインルールに比べて十分に小さいため、繋ぎが 分31でか加工精度に関しては特に関助にない。ところ が、業光神に発生する優光エリア内の不均一性、何え が、業光神に発生する優光エリア内の不均一性、何え が不均一になる。その結果、196に示す重面合成の繋ぎ 部分31で効果で振り込る素子特性にとびが生 と、段本状と変がするという現金が起こ

【0008】図7は、図6に示す固体操像素子に入射された場と、強度の光に対する面像出力信号波形(受光部水平位置と画像出力信号との関係)を示すばである。この画像出力信号波形は図6に示すL-R部分の信号波形に対応する。

【0009】1つの露光エリア全体に渡って画素の素子 特性が緩やかに変化する場合は、画像出力信号も緩やか に変化するのでその映像は視覚的に違和感を感じない。 具体的な信号強度の変化量は、図7に示すようにΔVで ある。尚、1つの露光エリアは固体撮像素子の画面全体 に対する1/2程度以上の領域。例えば図6に示す受光 部水平位置しと繋ぎ部分31との間の領域に相当する。 【0010】しかし、上述したように画面合成の繋ぎ部 分31では画像出力信号強度が段差状に急激に変化して しまい、その変化量はΔBである。この場合、たとえそ の変化量△Bが1つの露光エリア全体に渡る緩やかな変 化量△Vに比べて小さくても、その映像は視覚的に違和 感を感じ、非常に目立ち、縦線として知覚されるという 問題があった。従って、固体撮像素子に代表されるアナ ログ変換回路が周期的に配列された構造を有する大面積 の半導体装置を複数組のフォトマスクを使用して作製し ても、画面合成の繋ぎ目の影響を受けない半導体装置の 製造方法が求められていた。

【0011】本発明に上記のような事情を考慮してなさ れたものであり、その目的は、総小技参復露光表置の窓 光エリアより大きいチップサイズの半導体送湿を両面合 成法を用いて製造した場合でも、画面合成の繋ぎ目の影 響を抑削できる半導体装置及びその製造方法を提供する ことにある。

[0012]

【課題を解決するための手段】上記課題を解決するため、本発明に係る半導体装置は、半導体基板上に形成さ れた周期的構造をなす領域とそれ以外の領域とを有する 半導体装置であって、該周期的構造をなず領域を体が第 1のフォトマスクの露光により形成され、該周期的構造 をなす領域以外の領域が第2のフォトマスクの露光によ り形成されていることを特徴とする。

【0013】また、本売明に係る半導株売園の製造方法 は、半導株基板上に形成された周期的構造をなす開成と それむりの領域とを有する半導体完質を製造する製造方 法であって: 該周期的構造をなず領域を体のパターン デークを備えた第1のフォトマスクにより該半導体基礎 域の少なくとも一部に担当するパターンデータを個えた 第2000年のフォトマスクにより該半導体基礎を 成立のフォトマスクにより該半導体基礎を露光する工程 と、そ具備することを特能とする。

【0014】この半導体表面の製造方法では、周剛的構造をなず領域全体を第1のフォトマスクで需光することにより、該領域と相当するパターンデータを半導体基板に形成し、それむりか領域かりなくとも一部を第2の2と一部に相当するパターンデータを該半導体基板に形成する。このように原則的構造をなず領域を係と1枚のフォートマスクで一供影性するが、が、で、半導体装置を範囲合成が思いた場合でも、画面合成の繋ぎ目が入ることがない。従って、半導体装置を範囲合成法を用いて製造した場合でも、画面合成の繋ぎ目の影響を動すできる。

【〇〇15】また、本発明に係る半導体装置は、半導体 基度にに形成された複数の附からなり、影響が、単位構 遊を繰り返す。回動的情報を全では一般などをしない。 切ります。 切ります。 切ります。 がよるとでは、 がります。 は男で切られるパターンと有する層における該関節的構 造をさず就来をが第1のフェトマスクの案だより 形成され、該周期的構造をなず前域と外の領域の少なくと も一部が第2のフェトマスクの露光により形成されてい ることを特徴とする。

【0016】また、上記隣接する該単位構造の境界で切られるパターンを有しない職における環境であって該域が第3のフォトマスタの露光により形成され、該分割した。該回側に対してが現場がある。 これでは、第3回側に対しているとが重点となってスクの電光により形成されていることが好きしい。

【0017】また、本売県に係る半導体装置の製造方法 は、半導体基板上に形成された複数の層からなり、該層 が、単位構造を繰り返す側側的構造をなす領域とそれ以 外の領域とからたる半導体速置を製造する製造方法であって; 隣接する該単位構造の境界で切られるパターン を有する房における該周側的構造を立ず領域を体のパター レーンデータを構えた第1のフォトマスクにより該半導体 基数を需先する工程と、 該周期的構造をすず領域とか の領域の少なくとも一部に相当するパターンデータを えた第2のフォトマスクにより該半導体基板を選供する 大部2のフォトマスクにより該半導体基板を選供する と、
を具備することを特徴とする。 近の拠点方法では、開始する該単位構造の境界で切られ 置の拠点方法では、開始する該単位構造の境界で切られ るパターンを有する層については、この層における該間 期的構造をなす領域を体のパターンデータを備えた1枚 のフォトマスク(第1のフォトマスク)により該半導体 基板を一括電光する。このため、周期的構造をなす領域 に両面合成の繋ぎ目が入ることがない。

【0018】また、上記時秋さる該単位構造の境界で切られるパターンを有してい場にはけるパターンデータであって該境界で分割して該貨期期的構造をなす歌域の一方に相当するパターンデータを備えた第3のフォトマスクにより該半事権を報を接受者である。 期的構造をなす領域の他方に相当するパターンデータを備えた第4のフォトマスクにより該半事体基度を選先する工程と、該が前4のフォトマスクにより該半事体基度を選先する工程と、をさらに含むことが訴ましい。現所で切られるパターンを右しない親についてはパターンデータを分割して半導体基板に選光しても、面面合成の繋ぎ目の影響を受けることは少ない。使って、画面合成の繋ぎ目の影響を呼削しつつ、必要とされるフォトマスクの枚数を少かくできる。

【0019】高、上記半導体装置が固体抽帳桌子の場合は、周期時精造をなす領域が受光部に相当し、それ以外の領域が増加辺路部に相当し、周期時精造を構成する単位構造が一つのフォトダイオードを含む単位面素に相当し、該単位精造の境界で切られるパターンが出力信号特性に対して被感を精造パラメークに相当する。従って、陸接する該中位精造の境界で切られるパターンを有る存むは、周期的構造をなず領域で分割であることができない。しかし、院接守る該単位構造の境界で切られるパターンを有したい得でも、返場界で該期的財産を分割したい得で、大阪のパターンデータを相互に接続しても、この接続による繋ぎ目の影響は少ない。

[0020]

【発明の実施の形態】以下、図面を参照して本売明の実施の形態を説明する。図1は、大面核の固体機像条子の チップ料造を示す。図1は、大面核の固体機像条子の チップ料造を示す。回面である。この固体機像条子の は周期的構造をする受益剤 1を有し、該周期的構造を構 成する単位構造が一つのフォトダイネードを含む単位面 素である。また、この受金剤 1の周囲には即辺回降部2 が形成されている。該固体機像系子10は、複数側のバ ターンデータを希層部に複数のフォトマスクにより順次、 半導体基板上に露光形成することにより得られる。

【0021】この固体機像素于10位立いにオーバーラップする3つの領域35、37、39に分割されている。第1の領域35位安法第1及び周辺囲路部2の一部からなる領域である。第2の領域37位チップ10のほぼ左半かからなる領域である。第3の領域39はチップ10のほぼ子やからなる領域である。

【0022】固体操像素子10のチップサイズは縮小投 影型露光装置の1つの露光エリアより大きいが、チップ を3つの領域35,37,39に分割することにより、 各領域のサイズを1つの露光エリアより小さくできる。 各々の領域は3組のフォトマスクのデータエリアに対応 している。

【0023】図2は、図1に示す固体機像素子の製造方 法を観明するものであり、本発明の第1の実施の形態に よる半導体業型の組造力法を調明さる年間である。 第35a、37a、39aに分割する、第1のバターンデータ領域35a、37a、39aに分割する。第1のバターンデータ領域35aは関1に示す受光部1の全体に相当し、第2のパターンデータ領域37aは図1に示す素于10の略左半分の周辺回路第2に相当し、第3のパターンデータ領域39aは間1に示す素子10の略右半分の周辺回路第2に相当する。

【0024】第1のパターンデータ頻繁33aを第1の 前域35に対応するフォトマスクに削り付、第2のパ ターンデータ頻製37aを第2の領域37に対応するフォトマスクに削り付け、第3のパターンデータ領域39 aを第3の領域39に対応するフォトマスクに入り作列で付い 6、そして、これら3ののフォトマスクによりチップ1 0の第1〜第3の領域35。37、39それぞれにバターンデークを繋光し、1つの間体関係素子10のパターンとして会成する前面合成皮で素子化物製る。

【0025】上記第1の実施の形態によれば、固体指像 素子11のパターンデータを分割する際、周期的に配列 されたアナログ製御目務部である受光部 1全体のパター ン(第1のパターンデータ削焼35a)を1枚のフォト マスクに形成し、このフォトマスクで一括窓光により形 なする。これにより、受光部に自両合成の繁さが入 らず、従来の方法で製造された固体指像素子のように画 像出力信号が受迷路中で投表状に変化することがない。 コまり、従来の方指標半線を禁止見られた画面では、 家さ部分でのアナログ電気信号のとびかなくなる。した かって、高解像皮でありながら画面では表の影響を受けない いる画質な実験を得ることができる。

【0026】尚、上記第1の実施の形像では、受光部1 を指載する各層の全ていて両面が高級等官目が入る でいようにしているが、これに限られず、受光部1を構 成する各層のうち両面合成の類ぎ目の影響を受けないか 成いはその影響の少ない間については両面合成の類ぎ目 が入るようなフォトマスクを用いることも可能である。 【0027】次に、本発明の第2の実施の形態による半 等校置の製造が記せいて記聞する。

【0028】間体総株業十分複数原からなる素子構造を 有する場合、固体機株素子の製造プロセスにはそれに対 応する複数なのフォトマスクが使用される。素子の層数 を n と すると、第 1 の実施の形態による 図 1 の間休樹株 素子の製造プロセスには 3 n 枚のフォトマスクが必要と なる。これに対し、図 ラの洗来の固体機像素子では 2 n 枚のフォトマスクが使用される、従って、第 1 の実施の 枚のフォトマスクが使用される、従って、第 1 の実施の 形態による半導体装置の製造方法では、その方法で製造 された間体機保業子100 景命的な画質の劣化を抑える ことはできるが、従来の方法に比べて必要でットマス クが n 枚増えることになる。第20 実施の形態による半 導体装置の製造方法は、必要なフォトマスクの枚数を極 力抑え且へ高画質な画像出方信号が得られる大面積固体 機像素子を製造するものである。

【0029】図3(a)は、本勢期の第2の実験の形態 による半導体装置の製造方法により製造した増幅型晶体 観像条子の一部を示す単位庫素の平面図であり、図3 (b)は、図3(a)に示す3b-3b線に沿った断面 図であり、図3(c)は、図3(a)に示す3c-3c 総に沿った順面である。

【0030] 図3(a)に示すように、増展型固体操像 素子20は、光電変換器となる地込型フォトゲイオード 103、出力部であるロチャル検査型電券の取りラン ジスタ(以下、「JFET」という。)104、JFE T104の制御電極1041の電位を制御するためのリ セット用トランジスタ(pチャネルMOSFET)10 5、及び、該フォトダイオード103とJFET104 との間の配送器となる転送ケートTG106などから構 成されている。

【0031】図3(b) (c) に示すように、P型半導体基板101の上にはN型半導体制度102にはフォトガイカトで103及びJFET104が形成されている。また、JFET104が開放を1041はN型半導体領域からなるソース1042、Fレイン1043で検まれており、ドレイン1043は画常間のが耐酸地も連ねており、ドレイン1043は画常間のが耐酸地も連ねている。また、JFET104のNテキネト機関(104はアース1042とドレイン1043との間に形成されている。また、N型半導体領域102にはリセット用トランジスタ105の電量能であるP型領域(以下、「RSD(リセットドレイン)」という。)1051が形成されている。また、N型半導体領域102にはリセット用トランジスタ105の電量能であるP型領域(以下、「RSD(リセットドレイン)」という。)1051が形成されている。

【0032】また、図3(b)に示すように、RSD1051とJFET104との間にはリセット用トランジスタ105の制御電極RSG1052が形成されている。この制御電極RSG1052及び上記帐送ゲート下 G106はさればリンリコンからなる。また、JFET104のソース1042はインス配線1045に接続されている。これらソース配線1045とドレイン配線1046は第1刷アルス配線1045とドレインコンタクトは、図3(a)に示すように画素分差領域である小型半導体側域1043でコンタクトホール1047を作してとられる。

【0033】また、図3(b)に示すように、RSD1 051のコンタクト1053は第1層アルミでとられて おり、スルーホール1054を介して第2層アルミで形 成されたRSD電極1055に接続されている。このRSD電極1055は、遮光も兼ねてJFET104及びRSD1051を覆うように形成されている。

【0034】図4は、図3に示す増製配関係掛像素子の 製造方法を説明するものであり、木売明の第2の実施の 形態による半導体装置の製造方法を護明する平面であ る。この増単型配体機像素子20は立いにオーバーラッ すする3つの領域35,37,39に分割されている。 第1つ領域35は受光第及び周辺回路部の一部からなる 緑地である。第2の領域37はチッア20のほぼ末半分からなる領域である。第3の領域39はチッア20のほぼ末半分でなる様域である。

【0035〕増属型固体掛架素子20のチップサイズは 縮小投影型素光装置の1つの露光エリアより大きいが、 チップを3つの領域35,37,39に分割することに より、各領域のサイズを1つの露光エリアより小さくで きる。各々の領域は3箱のフォトマスクのデータエリア に対応している。

【0036】この増信型間床量像素子のパケーンを3つのパクーンデーク間域35a、37b、39bに分割す。第1のパケーンデータ環域35aは受光部の全体に相当し、第2のパケーンデーク領域37bは素子20の略な半外の受光部及び同辺回路部に相当し、第3のパケーンデーク領域39bは素子20の略右半分の受光部及び周辺回路部に相当する。

【0037】第1のパターンデータ順戻うちを発しの 順展35に対応するフォトマスクに割り付け、第2のパ ターンデータ順展37しを第2の領膜37に対応するフォトマスクに割り付け、第3のパターンデータ順度39 セ第3の領域39に対応するフォトマスクに割り付け る。

【0038】図3(a)に示すように、第2のパターン データ領域37bと第3のパターンデータ領域39bと の繋ぎ部分31をJFET104のドレインでもある画 素分齢領域1043トに位置させるようにする。

【0039】固体機能素子20において、画素から出力
される両條信等特性に対して敏感な構造パラメータは、
不軽極減度の高い確域であるN型半等体前域1042。
1043、間口やを決める第1屋及び第2屋アルミ屋除
るサイズの小さいドレインコンタクト104でである
その他の構造パラメータ、例えば、JFET104の制
海上のメートを持ち、1044、あるいはフ
まトゲイオード103については、そのパターンでは、ソ
一ス、ドレイン(両乗うが運動)では、アルイン・
にサイン(両乗うが運動)であるアルド等が
関係して、1043では次表さ、このため、直像出力
信号特性はJFET104の制脚電桁1041やハチャ
れ一般はJFET104の制脚電桁1041やハチャ
れ一般はJFET104の制御電桁1041やハチャ
れ一般はJFET104の制御電桁1041やハチャ
れ一般はJFET104の制御電桁1041やハチャ
れ一般はJFET104の制御電桁1041やハチャ
れ一般はJFET104の制御電桁1041やハチャ
れ一般はJFET104の制御電桁1041やハチャ
れ一般はJFET1040ではアルティインド103の 構造バラメータに対して破ぎないはアルトゲイオード103の 【0040】したがって、出力特性に対して敏感でない 構造のパラメータは、両来分離領域1043上で両面合 成を行っても画質に影響を上えない。よって、出力特性 に対して敏感でないパターンデータについては、図4に 示す第2のパターンデータ領域37bと第3のパターン データ領域30bとに分割することができる。

【0041】一方、出力特性に対して破密なパターンデータについては、第1の実施の形態の場合と同様に図4 に示す第1-第3のパターンデータ領域35a、37 b、39bの3つの領域に分割する。これにより、出力 特性に対して敏密なパターンデータに両面合成の繋ぎ目 が入らない。

【0042】すなわち、図3の増属型固体提像素子20 において、出力信号特性に対して敏感な構造パラメータ であるN型半導体領域1042,1043を形成する 層、第1層、第2層アルミ配線1045,1046,1 055の2層、及びドレインコンタクト1047を形成 する層の計4層については、図4に示す第1の領域35 に相当するフォトマスクと、周辺回路部の層について は、第2、第3の領域37、39に相当するフォトマス クにパターンデータを馴り付ける。更に、Nチャネル領 域1044は出力信号特性に対して敏感でない構造パラ メータであるが、Nチャネル領域1044は受光部にの み形成される拡散領域であるので、第2、第3の領域3 39に相当するフォトマスクに周辺回路部のパター ンデータを割り付ける必要がないため、第1の領域35 に相当するフォトマスクにのみパターンデータを割り付 けている。そして、これら3つのフォトマスクによりチ ップ20の第1~第3の領域35,37,39それぞれ にパターンデータを露光し、画面合成を行う。

【0043】また、図3の増電型固体機像素子20において、出力信号特性に対して敏密でない精治でラメータ のパターンデータについては、図4に示す第2、第3の 領域37、39に相当するフォトマスクにパターンデー タを割り付ける。そして、これら2つのフォトマスクに よりチップ20の第2、第3の領域37、39それぞれ にパターンデータを露光し、両面合成を行う。

【0044】上記第2の実施の形態においても第1の実 施の形態と同様の効果を得ることができる。

【0045】さらに、第2の実験の形態では、周期的情 遠を有する要光部において、出力信号特性に対して敏感な精直パラメータについてのみ3つのフォトマスクにパターンデータを分割し、出力信号特性に対して敏感でない構造パラメータについては2つのフォトマスクにパターンデータを分割している。更に、出力信号特性に対して敏感でない構造パラメーラであっても、周期明構造を有する受光能に相当なパタ・ンデータの外の届については、1つのフォトマスクにパターンデータを割り付けている。このため、フォトマスクの枚数を第1の実施の影響の場合は、10次を含え、具体的には、

3つのフォトマスクにパターンデータを分割する順が4 層、1つのフォトマスクにパターンデータを割り付ける 層が1 層、残りが2つのフォトマスクにパターンデータ を分割するので、製造プロセスに必要なフォトマスクはト 2 (n - 5) + 3×4 + 1 = 2 n + 3 実となり、 リングラフィ工程数を従来の半導体装置の製造方法に比 べておすかな物師で消ませることができ、製造コストの 上昇を削えることができる。

【0046】尚、出力信号特性に対して敏感な構造バラ メータであるか否かについては、本実施の形骸では画素 分離領域上で切られるパターンであるか否かで判断す る。つまり、画素分離領域上で切られるパターンであれ ば出力信号特性に対して途感な構造パラメータであると 判断する。しかしながら、必ずしも画素分離領域上に限 定されるのではなく、例えば画素分離領域上にはないが 画素分離領域近傍に位置するパターンを出力信号特性に 対して敏感な構造パラメータと判断することもできる。 【0047】また、上記第1及び第2の実施の形態で は、周期的構造をなすアナログ変換回路を含む半導体装 置として固体提像素子を用いているが、これに限定され ず、本発明を他の周期的構造をなすアナログ変換回路を 含む半導体装置、例えばアレイ状の圧力センサのように 物理量を電気信号に変換する装置に適用することも可能 である。

[0048]

【発明の効果】以上説明したように本発明によれば、縮 小投影理察士装置の縮光エリアより大きいチップサイズ の半導体装置を画面合成法を用いて製造した場合でも、 南面合成の繋ぎ目の影響を明朝できる半導体装置及びそ の製造方法を提供することができる。

【図面の簡単な説明】 【図1】大面緒の周体提像素

【図1】大面積の固体損像素子のチップ精造を模式的に 示す平面図である。

【図2】本発明の第1の実施の形態による半導体装置の 製造方法を説明する平面図である。

【図3】図3(a)は、未売明の第2の実験の形態による半海体装置の製造方法により製造した増属型面体規能 素子の単位画来の構造を展示的に示す。中面図であり、図 3(b)は、図3(a)に示す3b - 3b 総に沿った斯 面図であり、図3(c)は、図3(a)に示す3c - 3 c級に沿った斯面図である。


【図4】本発明の第2の実施の形態による半導体装置の 製造方法を説明する平面図である。

【図5】大面積の固体損像素子のチップ構造を示す平面 図である。

【図6】従来の半導体装置の製造方法を説明する平面図 である。

【図7】図6に示す固体掛像素子に入射された均一な強度の光に対する画像出力信号波形を示す図である。

【符号の説明】



【図3】

